Scicos tests: scicos.tst PASS
[scilab.git] / scilab / modules / scicos / tests / unit_tests / scicos.dia.ref
index 684d275..3f28b25 100644 (file)
@@ -1,51 +1,63 @@
+// =============================================================================
+// Scilab ( http://www.scilab.org/ ) - This file is part of Scilab
+// Copyright (C) ????-2008 - INRIA
+//
+//  This file is distributed under the same license as the Scilab package.
+// =============================================================================
+load('SCI/modules/scicos/macros/scicos_scicos/lib');
+load('SCI/modules/scicos/macros/scicos_utils/lib');
+if ( ~isdef("modelica_libs") | ..
+     ~isdef("scicos_pal_libs") ) then
+     [modelica_libs, scicos_pal_libs, %scicos_with_grid, %scs_wgrid]=initial_scicos_tables()
+ %scs_wgrid  =
  
-load SCI/modules/scicos/macros/scicos/lib;
+    10.  
+    10.  
+    12.  
+ %scicos_with_grid  =
  
+  F  
+ scicos_pal_libs  =
  
  
-getf SCI/tests/basic_tests/scicos_tests.sci;
+         column 1 to 7
  
-options=default_options();
+!Branching  Events  Misc  Sinks  Threshold  Linear  MatrixOp  !
  
-//build the block set
+         column  8 to 13
+!NonLinear  Sources  Electrical  Hydraulics  PDE  IntegerOp  !
+ modelica_libs  =
  
-blockslib='scs'+['Branching','Events','Misc','Sinks','Threshold','Linear',0...
-         'NonLinear','Sources','Electrical','Hydraulics']+'lib';
  
+         column 1
+!SCI/modules/scicos_blocks/macros/Electrical  !
+         column 2
+!SCI/modules/scicos_blocks/macros/Hydraulics  !
+end
+exec(loadpallibs,-1) 
+exec('SCI/modules/scicos/tests/unit_tests/scicos_tests.sci');
+options=default_options();
+//build the block set
+blockslib='scs'+['Branching','Events','Misc','Sinks','Threshold','Linear', ...
+         'NonLinear','Sources','Electrical','Hydraulics']+'lib';
 Blocs=[]
  Blocs  =
  
      []
 for blocklib=blockslib
   B=string(blocklib);Blocs=[Blocs;B(2:$)];
 end
 Blocs(Blocs=="m_sin")=[];
 nb=size(Blocs,1);
 if checkdefine() then bugmes();quit;end
-if checkdraw() then bugmes();quit;end
 if checkinputs() then bugmes();quit;end
 if checkoutputs() then bugmes();quit;end
 if checkorigin() then bugmes();quit;end
-if checkset() then bugmes();quit;end
 if checkdeput() then bugmes();quit;end
 if checkfiring() then bugmes();quit;end
 if check_define_ports() then bugmes();quit;end
 if check_set_ports() then bugmes();quit;end